رقائق الكترونية جديدة من شركة IBM تحتوي على 30 مليار ترانزستور لكل رقاقة، والرقاقة بحجم طرف الإصبع

أعلن الباحثون في شركة IBM عن طريقة جديدة لتصنيع الرقائق الإلكترونية، حيث يمكن تجميع 30 مليار ترانزستور في مساحة بقدر ظفر الإصبع مما يعطي دفعة كبيرة الى سرعة وقوة معالجة البيانات.
جوهر الإختراع و هدفه هو تصغير حجم بوابات الترانزستور المستخدمة حالياً الى النصف من 10 نانومتر الى 5 نانومتر، و بوابات اكثر تعني قوة و كفاءة أكبر، مما يساعد في تطور الصناعات الإلكترونية كالهواتف النقالة والسيارات ذاتية القيادة.
ولعمل هذا قامت شركتا IBM و Global foundries بتصميم جديد للرقائق المستقبلية التي تتغلب على بعض المعوقات في التصاميم الحالية، و سمي التصميم الجديد بـ (Fin FET) أو ترانزستور (Fin Field Effect).
وقال دان هوتشيسون (Dan Hutcheson)، الرئيس التنفيذي لشركة أبحاث أشباه الموصلات وناشر بحث الـ(VLSI Research)، لبريان باريت (Brian Barrett) في مجلة (Wired): “إنه تطور كبير”، و أضاف: ”إذا كنت أستطيع جعل الترانزستور أصغر، فسوف أحصل على ترانزستورات أكثر في نفس المساحة، مما يعني الحصول على طاقة حسابية أكبر في نفس المساحة”.
قالت الشركة ان هذه الرقائق ستكون اسرع بمقدار 40% و بنفس كمية الطاقة المستهلكة في سابقتها، و هذا يعني انها ستوفر 75% من الطاقة عندما تعمل بنفس سرعة الرقائق الحالية.
تخيل معالج هاتف نقال بنفس سرعة الأجهزة الحالية و لكنه يستهلك ربع طاقة البطارية المستهلكة حالياً – هذا هو نوع التطور الذي نتحدث عنه.
و لتطوير تصميم الرقاقة التي تستخدم ثلاثة حوامل للتيار لكل ترانزستور، قام الباحثون بإستخدام تصميم صفيحة سيليكون نانوية لتكوين قناة ناقلة إضافية، فوجود قنوات اكثر يعني قابلية أكبر للسماح بتمرير التيار عندما يكون الترانزستور في حالة التشغيل(ON) و سرعة تسريب اكبر عندما يكون الترانسستور في حالة الإغلاق(off) ومن هنا تأتي سرعة ربح الكفاءة للترانسستور.
هذا البحث كان جارياً لفترة طويلة و قد تم تعريفه بقانون مور الذي وضعه مؤسس شركة انتل (Intel) جوردان مور (Gordon Moore) عام 1965، الذي توقع تضاعف عدد الترانسستورات في الرقائق كل سنة.
إنتاج الرقائق ذات التصميم الجديد على صفيحة 7 نانومتر سيتم عام 2018، و أما الرقائق ذات 5 نانومتر فسوف يتم إنتاجها بعدها بسنة أو أكثر، و لكننا لانتوقع رؤيتها في اجهزتنا بهذه السرعة.